黄河电子同一个 DUT4 × 8 bit FIFO
64 笔确定性数据，可综合自检器与独立软件检查。
明确目标板卡Basys 3 · Artix-7
100 MHz 主时钟，按钮复位，LED 状态和 ILA 采集。
每步都有证据源码 → 日志 → 结果
用输入摘要和唯一运行编号关联全过程。
沿着工程走，带着结果进入下一章
01RTL 验证与工程契约
用同一个可综合自检器贯穿软件仿真和板上运行，建立 64 笔事务的可复现基线。
本章交付：64 笔软件基线 · 负向测试板卡配置与约束编写
把物理引脚、电气标准、主时钟和异步按钮边界变成可审查的工程输入。
本章交付：板卡 XDC · 冻结输入综合实现与构建证据
分阶段执行综合和布局布线，关联日志、检查点、资源报告与 ILA 配置。
本章交付：综合与实现报告 · 检查点时序审查与收敛
区分真实违例、遗漏约束和报告误读，以路径证据指导修改，再生成可追踪位流。
本章交付：时序审查 · bit / ltx 清单下载上板与硬件验收
精确选择 JTAG 目标与器件，用完成灯、失败灯和版本证据建立首次板上结果。
本章交付：精确目标下载 · LED 验收ILA 调试与首错闭环
配对探针文件、设置采集窗口，复现确定性错误并完成修复回归。
本章交付：首错窗口 · 正常版回归完成课程时，你应该拥有
- 同一份 RTL 契约与软件基线，正常和故障构建互不覆盖。
- 板卡约束、完整时序与规则审查，以及可追踪的发布清单。
- 同次构建的 bit / ltx、准确的下载目标与复位验收记录。
- 覆盖第一笔差异的 ILA 窗口，以及恢复正常版本后的回归证据。
已有硬件资源可按六章执行；没有设备也能完成软件基线与故障复现，提前理解完整流程。