黄河电子数字验证入门
从 RTL 与测试环境开始，建立能解释问题的基础。
- 先修要求
- 数字电路基础
- 完成标准
- 定位一个简单设计故障，并提交可复现工程。
硬件仿真入门
从工程准备到首次运行，再到波形与性能分析。
- 先修要求
- RTL 与基础仿真
- 完成标准
- 完成最小设计的编译运行和结果核对。
FPGA 工程实践
把 RTL 变成可构建、可观测、可验证的硬件。
- 先修要求
- RTL 与基础仿真
- 完成标准
- 完成约束、实现、上板与调试的工程闭环。
从仿真走向系统验证
理解边界交互，以测量推动正确的优化。
- 先修要求
- 已完成基础工程
- 完成标准
- 定位一处瓶颈并用同一工作负载验证优化。
ASIC 到 FPGA 原型移植
管理模型、时钟和接口的差异。
- 先修要求
- 熟悉 FPGA 工程
- 完成标准
- 形成适配清单并验证可比行为。
Palladium 连续实战：一个 FIFO 工程跑到底
环境 → 编译 → 运行 → 波形 → 故障复现 → 性能验收；六章共用一份工程与结果契约。
- 先修要求
- 能读 Verilog 与基本 shell 命令；硬件章节需站点授权环境。
- 完成标准
- 拥有可复现的构建、跨环境事务对比、故障证据和同口径性能记录。
FPGA 连续实战：一个工程跑到底
以 Basys 3 上的 FIFO 自检工程贯穿 RTL、XDC、实现、时序、上板和 ILA。
- 先修要求
- 掌握 Verilog 与同步设计；软件部分需 Icarus，硬件部分需 Basys 3 与 Vivado。
- 完成标准
- 拥有可复现软件基线、审查后的发布物与板上调试证据。