完成最小设计的编译运行

建立输入基线

使用一个计数器或 FIFO DUT、确定性测试和自动检查器。保存软件仿真通过结果。工程目录分别放源码、脚本、输入数据和输出，不在同一个目录混放多个编译版本。

分阶段推进

依次完成分析/展开、硬件编译、结果加载、复位运行、结果核对。每阶段保存日志和退出状态。具体命令由已安装版本和平台提供的经过验证的模板填入；本指南不提供未经当前设备验证的通用启动命令。

判定首次运行是否成功

加载完成不等于验证通过。检查设计周期推进、复位释放、至少一个事务完成，以及预期计数或输出数据一致。最后保存运行清单和关键波形，释放所占资源。若失败，停在第一个失败阶段检查，不继续叠加功能。

原理与信号关系

首次运行只需要回答一个问题：同一个小用例能否跨环境得到同一个结果。把完整 SoC 启动、长软件负载和复杂外设同时引入，会使失败无法归因。最小闭环应含复位、少量输入、确定性输出检查、超时和明确退出状态。编译完成、设计加载完成和用例通过是三个不同里程碑，必须分别留证据。

动手步骤与预期结果

按下面的顺序执行，每一步都留下可复核的证据。若当前步骤的预期条件未满足，先停在该阶段定位原因；不要继续累积后续错误。涉及工具、板卡或专用硬件的步骤，需要使用本工程实际版本和配置，示例数值不能直接替代设备规格。

1. 先跑软件黄金用例

   预期与判定：使用文末 FIFO 包建立输出序列，记录 seed、事务数和通过条件；保留失败时的首个差异。

2. 采用站点已验证的启动脚本

   预期与判定：填写本工程顶层与输入清单；使用实际安装版本手册，不把网页占位符直接交给工具执行。

3. 加载后只检查时钟与复位

   预期与判定：确认目标时钟推进、复位退出、接口 ready 到达预期状态；超时立即保存证据。

4. 运行固定短序列并比对

   预期与判定：输出必须逐笔一致；通过后再增加长度、并发与背压，每次只增加一个变量。

最小运行证据模板；仿真器命令由站点脚本提供。

[1] build: exit=0, top=<name>, parameters=<values>
[2] load: design=<build-id>, mode=<mode>
[3] reset: observed clock edges=<n>, state=<value>
[4] test: accepted=<n>, completed=<n>, mismatches=0
[5] finish: timeout=false, result=PASS

典型故障：从现象到复测

下面的案例是为说明定位方法而构造的教学场景，不代表真实客户事故或本平台设备实测。实践时先确认现象与证据相符，再采用相应修复；若证据不同，应回到前一步缩小范围，避免把同一种表象都归因于同一个问题。

完成检查

• 软件基线通过
• 硬件结果与基线一致
• 日志与波形能追溯到同一构建

延伸阅读与来源

本文为黄河电子原创教学说明。产品命令与支持范围请以实际安装版本的官方文档为准。

• Setting Up Palladium Utilities and Tools · WXE 24.05

  PDF 第 12、14–15 页：IXCOM、硬件编译与软件 snapshot 的关系；TBA Tutorial 第 22 页：参数边界问题。 本站不分发受限手册；链接通向厂商公开入口，页码以本地手册 PDF 页序为准。

• Cadence Palladium 产品资料

继续阅读