黄河电子实验：FPGA FIFO 上板与调试
把已自检的 FIFO 作为板级验证对象，规划约束与探针。
先修知识完成 FIFO 仿真实验并掌握目标板卡资料。
适用环境通用 RTL 方法；具体工具与器件选项以项目版本为准
验证状态官方资料对照与原创教学示例 · 板卡 / Palladium 步骤待设备验证
准备实际硬件
附件包含通用 FIFO RTL、板卡适配清单与观测表。由于未指定板卡，不提供任意引脚约束或位流。先根据实际型号补充时钟、复位和 I/O，使用同步后的控制信号驱动 FIFO。
从仿真到实现
先在仿真中验证新增 wrapper；添加真实时钟和引脚约束；综合实现后检查 DRC、时序和未约束路径。使用片上调试工具观察 wr_en、rd_en、full、empty、count 和数据。
完成板级检查
复位后写入已知序列，再读取并逐项比较；重复满写和空读；确认插入探针后的实现仍满足时序。把器件、工具版本、位流哈希和波形保存到结果表。此流程需要目标板实测后才能标记完成。
原理与信号关系
把 FIFO 放到 FPGA 上时，先保留软件验证通过的核心逻辑，再增加板级包装层。按键直接当时钟会引入抖动与不受控时序，按键作为异步输入也需要同步和消抖。第一次板上实验宜使用板载稳定时钟、计数器产生的可控使能与明确的状态观察点，随后再引入人工输入。实验包不包含通用引脚约束，因为板卡引脚和电气条件不能猜测。
动手步骤与预期结果
按下面的顺序执行，每一步都留下可复核的证据。若当前步骤的预期条件未满足，先停在该阶段定位原因；不要继续累积后续错误。涉及工具、板卡或专用硬件的步骤，需要使用本工程实际版本和配置，示例数值不能直接替代设备规格。
- 完成软件 FIFO 基线
预期与判定：确认原核心行为，并保留黄金序列；板上包装层与核心分文件管理。
- 填写板卡专用约束
预期与判定：根据原理图设置器件、时钟、引脚和 IO 标准，未确认的引脚不生成下载文件。
- 构建自动短序列
预期与判定：用同一时钟域计数器产生写读使能，将 full、empty、数据和错误标志接到观察接口。
- 实现并上板比对
预期与判定：先检查时序与 DRC，再下载；保存板卡型号、工具版本、位流标识和采样证据。
板上验收记录模板；需要实际板卡验证，本站未提供可直接下载的位流。
board_revision = <model and revision>
clock_pin_and_period = <schematic and XDC>
io_standard = <verified bank voltage>
bitstream_build = <hash>
accepted_writes = <count>
accepted_reads = <count>
first_mismatch = <none or transaction id>典型故障：从现象到复测
下面的案例是为说明定位方法而构造的教学场景，不代表真实客户事故或本平台设备实测。实践时先确认现象与证据相符，再采用相应修复；若证据不同，应回到前一步缩小范围，避免把同一种表象都归因于同一个问题。
完成检查
- 板卡约束有可靠来源
- 结果与软件基线一致
- 记录实现报告和板级证据
延伸阅读与来源
本文为黄河电子原创教学说明。产品命令与支持范围请以实际安装版本的官方文档为准。
继续阅读
实验实验：FIFO 仿真与边界条件验证
运行原创同步 FIFO 自检，观察容量、顺序和同时读写语义。
实验：最小 DUT 的硬件仿真实践
以同一个 FIFO 为基线，准备模式选择、编译运行和比对记录。
实验：相同工作负载下的性能测量
用 CSV 和分析脚本分别计算端到端与运行阶段指标。