黄河电子FPGA 基础实战 / 继续进阶AXI4-LITE · CDC · DUAL ILA
FPGA 进阶：AXI 接口与跨时钟域实战
沿着同一笔事务，从寄存器写入到跨域返回。六章打通设计、验证、约束与板上定位。
沿用 FIFO 工程32 bit · 单命令往返
AXI4-Lite 寄存器、稳定数据邮箱与工作域 FIFO。
覆盖真实接口边界独立 AW/W · 响应反压
字节写使能、错误响应、忙时保持与复位恢复。
设计与证据对应三组时钟 · 双 ILA
仿真改变时钟比，板上分别观察两个时钟域。
沿同一事务，逐步建立可验证的证据
01从 FIFO 到 AXI 跨域工程
沿用原有工程方法，明确 AXI4-Lite 寄存器、双向握手邮箱和双时钟工作单元的边界。
本章交付：接口边界 · 构建基线AXI4-Lite 寄存器与反压
独立接收 AW/W、落实 WSTRB 与错误响应，并保持 B/R 响应直到握手。
本章交付：独立通道 · 字节写使能 · 反压多位跨域握手与复位契约
让 payload 保持到确认返回，理解双向 toggle、数据一致性与共同复位要求。
本章交付：数据保持 · 往返握手 · 共同复位协议、跨域与故障回归
将接口顺序、时钟比例、复位和数据检查放进同一套可运行测试矩阵。
本章交付：三组时钟 · 两类故障 · 软件回归双时钟约束与实现审查
从真实时钟关系出发，约束握手数据路径，防止全局例外掩盖跨域问题。
本章交付：位级路径覆盖 · CDC / STA 审查双时钟 ILA 与板上首错定位
让两个 ILA 分别观察本域信号，以请求、确认和数据因果关系定位跨域故障。
本章交付：本域采样 · 首错定位 · 修复回归完成进阶课程时，你应该拥有
- 明确的寄存器、握手、数据保持和共同复位契约。
- 三组时钟的逐笔测试，以及接口超时与数据错误的检出证据。
- 完整的时钟关系、位级路径覆盖、CDC 与时序审查记录。
- 同次构建的发布物、双 ILA 首错窗口和恢复正常后的回归结果。
回到 FPGA 基础六章，复习环境、综合实现和下载上板。